[elektro] Spartan 3e DDR vezerlo

[Pal Lukacs]

--- On Sun, 11/29/09, Zoltán Radó <elektro1.zrado at t-online.hu> wrote:

From: Zoltán Radó <elektro1.zrado at t-online.hu>
Subject: Re: [elektro] Spartan 3e DDR vezerlo
To: "Pal Lukacs" <elektro at tesla.hu>
Date: Sunday, November 29, 2009, 11:26 AM


Az Xilinxnél (szerintem az összesben) a logikai részeken csak le- vagy
felfutó órajelekkel mahinál az ember. Az IO részen vannak olyan
"hardmacro"-k, amik DDR-t csinálnak. Egy DDR IOB kimenetet elsőre úgy
kell elképzelni, hogy van két bemenete,  illetve 2 órajel bemenete az
FPGA felöl. Az egyik órajel az alap órajel, a másik a 180fokkal eltolt
verziója. Ezeket _DLL-el kell_ előállítani. Beadod a 2 bitet. A
kimeneten felfutó élnél megjelenik az egyik bit, lefutónál a másik.

A DDR bemenet ugyanez, csak fordítva. A logikai rész minden felfutó
élénél két "bit"-et kapsz.

Z.

Koszonom !

Igy mar sokkal vilagosabb az egesznek a mukodese.

Udv.
Szabi