[elektro] Spartan 3e DDR vezerlo

[Zoltán Radó]

Az Xilinxnél (szerintem az összesben) a logikai részeken csak le- vagy
felfutó órajelekkel mahinál az ember. Az IO részen vannak olyan
"hardmacro"-k, amik DDR-t csinálnak. Egy DDR IOB kimenetet elsőre úgy
kell elképzelni, hogy van két bemenete,  illetve 2 órajel bemenete az
FPGA felöl. Az egyik órajel az alap órajel, a másik a 180fokkal eltolt
verziója. Ezeket _DLL-el kell_ előállítani. Beadod a 2 bitet. A
kimeneten felfutó élnél megjelenik az egyik bit, lefutónál a másik.

A DDR bemenet ugyanez, csak fordítva. A logikai rész minden felfutó
élénél két "bit"-et kapsz.

Z.


> Nekifogtam atirni egy virtex 2 -re irt ddr vezerlot.

> Valaki aki jartas nem irna nehany sort arrol, hogy hogy is van ez
> az SDRAM double data rate? Ertem en hogy le/felfuto elnel iras,
> olvasas, de milyen feltetelek mellett? ..mert amit neztem peldat
> (nem teljes erteku vezerlonel) ott csak felfuto elnel irta/olvasta a
> ramot, es kozben a foglaltsagat is vizsgalta. Akkor hogy is van ez?

> Udv
> Szabi