[elektro] Spartan 3e DDR vezerlo

[Pal Lukacs]

Sziasztok !

Ujra kerdeznek ..

Atalakitottam a Virtex 2-re irt ddr vezerelot (DCM csere), irtam hozza egy top modult ahol egy egyszeru iras olvasas valosulna meg.
Sikerult leforditani, termeszetesen nem mukodik.


Nezegettem a Map reportot, hogy az IOB DDR -ek rendben vannak-e.
Az adatbuszon ok:

| data<0>                            | IOB              | BIDIR     | SSTL2_I     |          |      | ODDR2        |          | 0 / 0     |

Gondolom a cimbuszra nem kell (ott nincs is).


Viszont a cimbuszon van olyan hogy a Reg(s) mezonel OFF1 van, vagy ures a mezo.
Errol tudna valaki irni ?


Meg van warning is, nem tudtam megfeleloen ertelmezni, hogy mit is takar...

Section 2 - Warnings
--------------------
WARNING:Pack:1542 - The register ddr_sdr_inst/tristate_q_0 has the property
   IOB=TRUE, but was not packed into the output side of an I/O component. The
   register ddr_sdr_inst/tristate_q_0 can not use TFF1 because the clock signal
   does not agree with register ddr_sdr_inst/ctrl.gen_d1[0].fddr3/u1.

A fenti tristate_q_0 .. tristate_q_15 ig mindegyikre van.

Esetleg altalanosan hibakeresesben ha lenne otlete Valakinek...

Udv.
Szabi