Webpack ISE szopas

[Palasik Sandor]

> Ez most csak egy pelda. Szimulator elfogadja. FPGA-ba impelementalas
> kozben pedig megall. Azt mondja, hogy nem elhet egy regiszterre ket
> kulonbozo always alatt hivatkozni. De miert? Elvileg megoldhato nem?
> Gyakorlatban miert nem akarja megcsinalni?
Mert az always @(posedge x) igazából órajelet jelent, csak nagyképűen
leírva. Nincs olyan flipflop az FPGA-ban, aminek két órajele van. Ami azt
illeti, ilyen flipflopról még máshol sem hallottam.

Jobban jársz, ha kitalálsz egy elegendően gyors órajelet és mindent arról
hajtassz. Az FPGA erre van kitalálva, spéci drótok vannak benne a globális
órajelek szétosztására. Az aszinkron áramkörök elég macerásak, mivel az
időzítéseket nem nagyon tudod kézbentartani.

Az összes TX_busy, data_clk, stb. jelek pedig nem órajelként, hanem órajel
engedélyezőként kéne működjenek.

Palasik Sándor