Webpack ISE szopas

[Huszti Andras]

Hali!

> Jobban jársz, ha kitalálsz egy elegendően gyors órajelet és mindent arról
> hajtassz. Az FPGA erre van kitalálva, spéci drótok vannak benne a globális
Mire megerkezett a leveled pont elkeszult az altalad javasolt modszerrel
a bufferlet rs232 ado.

Mi van akkor ha en mindenkeppen felmeno elre szeretnek vegrehajtani
muveletet? Eloszor igy probalkoztam:
always @(posedge valami)
begin
	data_in_ptr = data_in_ptr + 1;
end
A valami nevu jelnek nem sok koze van az orajelhez. Felmeno el utan 1
vagy nagyonsok orajelig fent maradhat. Ilyenkor nem tudom
engedelyezokent hasznalni. Illetve tudom, de ugyan ott vagyok mint a
kovetkezo megoldas:
always @(posedge clk_sys)
begin
	...
	if ((valami_old==0) && (valami == 1))
	begin
		data_in_ptr = data_in_ptr + 1;
	end
	valami_old = valami;
	...
end
Ennel a megoldasnal es az engedelyezos fele megoldasnal is kellene
egy-egy regiszter "pluszba".
Az utobbi megoldasnal van jobb modszer?