RE: FET DS letörés

[Kovács András]

>> A teljesítmény mosfeteknél ez nem így van. A drain a chip alja. Csak
a 
>> csatorna elejen a source-hoz közel van gate. Az áram átfolyik a gate

> Es az a csatorna aktiv resze, amikor a FET le van zarva, ott esik
szinte 
> az osszes feszultseg. A gate-tol tavolabb mar mindegy hogy mit csinal 
> a gate, az gyakorlatilag csak vezetek.

Az benne a csel, hogy nem igy van. Ha igy lenne, pont ebbol kovetkezne
az alabbi allitasom. Mert ha az aktiv azaz (gate alatti) reszen esik az
egesz feszultseg, akkor az aktiv resz vegen, amelyet a gate-oxid valaszt
el a gate-tol ott van az egesz Uds. A gate-en meg 0. Azaz Ugsmax=Udsmax.

>> A te elméleted szerint az Udsmax=Ugsmax. Vagy rosszul értettem 
>> valamit?

> Valamit igen, mert en ilyesmit nem allitottam :)
> Csak annyit, hogy pl egy 1000V-os FET-re 2000V-ot kapcsolva tuti 
> letorik a body dioda, de ha nem akkor megeshet hogy a gate es drain 
> kozott kovetkezik be atutes. Az halalos. Ha viszont kivul van egy 
> zener a drain is a gate kozott, ami nyitja a FETet, akkor meg tudja 
> magat vedeni.

Ezzel egyetertek. Megneztem most adatlapokat, tenyleg megengedik a
letoresre is az Idmax-ot. Ebbol viszont az kovetkezik, hogy biztosan
elobb torik le a body dioda mint, hogy atutne a gate oxid. Ilyen esetben
tehat (a fet megvedese celjabol) nincs szukseg a kulso zenerre.

Udv!

András