[elektro] FPGA nagyon kezdo kerdesek

[uprogc .]

Ha konkretan regiszter van implementalva (HDL) mint HW elem, annak kezdo
erteket is lehet adni, es futasidoben is megvaltozhat ertelemszeruen az
erteke.
Nem ertem mire gondolsz.

2015-11-12 23:51 GMT+02:00 Gergely Vakulya <antiemes at gmail.com>:

> Udvozletem!
>
> Kozben felmerultek ujabb kerdesek. Mi hatarozza meg egy FPGA
> regisztereinek allapotat reset utan? En olyasmit olvastam, hogy kezdo
> erteket nem lehet nekik adni, vagyis lehet, csak nem szintetizalhato.
> Akkor erre milyen formaban van lehetoseg?
>
> 73/DX
> HA4UC Gergo
>
> -----------------------------------------
>           elektro[-flame|-etc]
>