Udvozletem! Kozben felmerultek ujabb kerdesek. Mi hatarozza meg egy FPGA regisztereinek allapotat reset utan? En olyasmit olvastam, hogy kezdo erteket nem lehet nekik adni, vagyis lehet, csak nem szintetizalhato. Akkor erre milyen formaban van lehetoseg? 73/DX HA4UC Gergo