CPLD-SRAM

[Bali Zoltan]

Hali !

>Siman. A CPLD 0.96ns alatt lezarja a kimeneteit.

Csak piszkálta a csörömet, mert nálam nem igy volt,
de gondoltam biztos én bénáztam a forrásban, de most
sikerült áttennem FPGA-ra a forrást, egy DCM
felhasználásával.

Ott valóban rövid ido alatt kapcsol kimenetre és vissza.

http://web.t-online.hu/ampeethe/fpga_wr.jpg

Igaz, ez most a DCM CLKFX kimentérol megy 100 Mhz-en.

A CPLD-n meg van 6ns késés, ahogy emlitettem. Ez 66Mhz-en megy.

http://web.t-online.hu/ampeethe/cpld_wr.jpg

A forrás mindkét esetben ugyanaz, kivéve az FPGA-nál van DCM és
a "Pack I/O Registers into IOBs" opció  "Yes"-en áll.
Az irány váltása:

RAM_DBUS <= sig_reg_data when sig_wr = '0' else "ZZZZZZZZ";

Ez a kesés most a CR2 tulajdonsága, vagy én bénázok ? Bár akkor
meg az FPGA-n miért jó?

Köszi

Üdv.  Zoli


----- Original Message -----
From: "VFX" <info at vfx.hu>
To: <elektro at tesla.hu>
Sent: Friday, April 13, 2007 6:51 PM
Subject: Re: CPLD-SRAM


Hali!

> Viszatérve erre a témára, mi volt a SRAM tipusa ?

Samsung KR4008V1D-TC10

> Néztem a forrást, de sajnos nem tudok magamnak
> egy idozitési képet leképezni (ABEL-t nem ismervén).
>
>     >ciklus iras /olvasas + 1 ciklus szunet @125MHz-en, ez 62.5Mhz-es
>
> Irás után közvetlen van az olvasás ? Ha igen, nem lóg át  a threestate buffer
> késleltetése a következo ciklusba ? Amikor is a tLZOE = 0ns miatt a SRAM
> és a késo buffer ütközik. Vagy várni kell egy ciklust ?

Lehet, hogy iras utan egybol jon az olvasas. Ez 10ns-es SRAM, ami azt
jelenti, hogy az cimzes utan max. 10ns mulva rendelkezesre all az adat.
Nalam egy ciklus 16ns ideig tartott, igy siman belefert az idozitesbe.



> Ezt egyciklusos irást olvasást valahogy nem tudom megoldani, vagyis
> megoldottam a /WE jel röviditésével + offset, de nem tudom hogy ez jó e,
> esetleg lehet e másképpen.
> Ja..., most kapcsolok lehet, hogy én nem használom a /CE signal-t (cont. LOW)
> és most nézem az adatlapot , hogy ha ezt is hajtom, akkor van még
> tLZCE = 4ns  HZ idom az irás után. Ebbe már beleférne a buffer dir váltás késése.
> Lehet ez a megoldás ?

Siman. A CPLD 0.96ns alatt lezarja a kimeneteit.

UDV. VFX.
http://www.vfx.hu