CPLD-SRAM

[Bali Zoltan]

>Ja..., most kapcsolok lehet, hogy én nem használom a /CE signal-t (cont. LOW)
>és most nézem az adatlapot , hogy ha ezt is hajtom, akkor van még
>tLZCE = 4ns  HZ idom az irás után. Ebbe már beleférne a buffer dir váltás késése.
>Lehet ez a megoldás ?

Cifrázom ám :)  Ehhez meg kellene egy köztes ciklus amikor CE High  :(

Üdv.  Zoli



----- Original Message -----
From: "Bali Zoltan" <eltexto at freemail.hu>
To: <elektro at tesla.hu>
Sent: Thursday, April 12, 2007 9:08 PM
Subject: Re: CPLD-SRAM


Hali !

Viszatérve erre a témára, mi volt a SRAM tipusa ?
Néztem a forrást, de sajnos nem tudok magamnak
egy idozitési képet leképezni (ABEL-t nem ismervén).

    >ciklus iras /olvasas + 1 ciklus szunet @125MHz-en, ez 62.5Mhz-es

Irás után közvetlen van az olvasás ? Ha igen, nem lóg át  a threestate buffer
késleltetése a következo ciklusba ? Amikor is a tLZOE = 0ns miatt a SRAM
és a késo buffer ütközik. Vagy várni kell egy ciklust ?
Ezt egyciklusos irást olvasást valahogy nem tudom megoldani, vagyis
megoldottam a /WE jel röviditésével + offset, de nem tudom hogy ez jó e,
esetleg lehet e másképpen.
Ja..., most kapcsolok lehet, hogy én nem használom a /CE signal-t (cont. LOW)
és most nézem az adatlapot , hogy ha ezt is hajtom, akkor van még
tLZCE = 4ns  HZ idom az irás után. Ebbe már beleférne a buffer dir váltás késése.
Lehet ez a megoldás ?

Köszi


Üdv.  Zoli