FPGA sebessege

[caverman at freemail.hu]

>> Ha egyszeru logikat tervezel (peldaul egy invertert :) ), akkor azt 
>> nagy sebesseggel uzemeltetheted. Ha bonyolult, tobbszintu logikat, akkor 
>> egy clock valtozasra sok-sok belso alkatreszen megy keresztul az 
>> informacio, ezeknek a kesleltetesei rossz esetben osszeadodnak, tehat sok 
>> ido kell, mire johet egy kovetkezo clock valtozas.
> Sejtettem, hogy valami ilyesmi lesz. DCM-et befogtam 300Mhz-re. Majd ezt
> vittem egy szamlalora. 100000000-nal nullazta a szamlalot es egy led-et
> villogtatott. Szemmel lathatoan mukodott a dolog. Erre a designre at
> irta hogy 46Mhz-el (kb) tud menni. Ennek meroben ellentmond a 300Mhz.
> Vagy az ISE nem tudja az FPGA-t vagy az FPGA nem tudja az ISE-t... Hol
> itt az igazsag???

Hidd el, hogy ő tudja jobban. Mérd meg a kijövő frekvenciát
nagypontosságú frekimérővel és azt fogod nagy valószinüséggel
tapasztalni, hogy nem egy stabil frekit kapsz. Ugyanis az összes
kapcsolóelem az FPGA-ban összevissza fog neked működni. Egyes
regiszterek már betároltak, egyesek meg még nem, mert nem ért oda az
adat a jelkésleltetések miatt. (Pontosabban ők is betároltak, csak nem
a jó adatot.)

> Meg egy dolog. Tegyuk fel, hogy beleroszakolok egy PIC-et az FPGA-ba. Es
> kiirja ra, hogy mondjuk 39Mhz-el megy. Ha DCM-el meghajtom 100Mhz-el
> akkor mit tapasztalhatok? Nem megy? Hulyeseget csinal? Tokeletesen
> mukodik?

Tökéletesen rosszul fog működni.

Zoli