uC -> VGA --> CPLD -> FPGA

[Tauri]

Haliho

Friday, March 31, 2006, 1:14:46 PM, írtad:

> Xilinx

> raadasul, ha nem szereted a tulcsicsat, akkor megincsak a regi webpackot
> kene hasznalni.
> Az a baj, hogy az uj tokokat nem ismeri, es persze nincs benne minden,
> ami az ujakban, de ha vhdl forrasbol dolgozol, egesz jol megy.
> De tanulaskepp probalhatsz schematic-bol vagy allapotdiagrambol is..
> Eloszor csak egy egyszeru 7 szegmenses dekodert+szamalalot csinalj meg,
> hogy a pin assign es a forditas generalas tiszta legyen, aztan mehet a
> nagyobb melo is..

> Arra is fogyelni kell sajnos, hogy a forras nuansznyi valtozasa 
> (sorrend) miatt is lehet, hogy gyokeresen mas binaris file keletkezik,
> esetleg vivit, hogy nem fer a kivalasztott tokba, pedig beferne, csak
> maskepp...


Na ezert kell uj fordito....
Illetve ezert kell ijan fordito ami tud rtl/tech schematikot generalni a
vhdl-bol es azon tudod ellenorizni hogy a fordito is ugy gondolja
ahogy te.
Es akkor mar csak abban kell bizni hogy a javaruntajm is jo alatta
(eszerevetteket hogy nem tudok ugy a xilinxre gondolni hogy nerugjak
egyet a runtajmba... :-) )