adatatvitel syncSRAM es regiszter kozott

hoyuka hoyuka at c2.hu
Sat Feb 18 21:37:13 CET 2006


Hali,

Ebbol azt vettem ki, hogy szinkron RAM-oknal nagyobb lehet a frekvencia.
Akar ketszeres is?
Aszinkron RAM-nal meg egyszerubb egy (egyszeru) kontroller instruction
fetching-je szerintem.
Vegyunk pl. egy egyszeru peldat:
inc r0;  // r0 regiszter ertekenek novelese 1-el
dec r1;  // r1 csokkentese 1-el
Ha aszinkron a kod memoria, akkor:
1. orajel felfuto el:
  inc r0 utasitas kodja a kodmemoria adatbuszan van, a regiszterek
  cimzese kozvetlenul tortenik az utasitaskodbol (r[0]<=r[0]+1), IP
  (utasitas pointer) regiszter bemenetere IP+1-et teszunk (IP<=IP+1;)
2. orajel felfuto el:
  r0 az 1-el novelt erteket tartalmazza, a kodmemoria adatbuszan az
  inc r1 utasitas van, stb. stb....

Tehat itt egy felfuto el alatt van egy fetch es egy egyszerubb execution,
ha az utasitas kodban felteteles ugras van, akkor sincs semmifele pipeline
problema (mert nincs is pipeline :) ), felteteltol fuggoen IP-re IP+1-et
kell tenni, vagy az uj cimet, ami direktben jon az utasitaskodbol.

Ha szinkron RAM-al van megcsinalva, akkor a fetch-t es az execution-t nem
lehet megcsinalni 1 orajel alatt, kiveve, ha pipeline-olva van. Vegulis,
ha tenyleg 2x-ese lehet egy szinkron RAM orajele mint egy aszinkronnak,
akkor ketszeres sebesseget lehet elerni ugrasmentes progikodokban....
Na de egy ilyen pipeline-os dolog gondolom bonyolultabb.....

udv.
hoyuka

Zoltán Radó said:
> Ez csak abban az esetben lenne így, ha az összes címvezetéken
> egyszerre változna a jel. De számolnod kell a jelterjedési idõkkel
> is. A legrosszabb jelkésés + a memória elérése határozza meg a
> periódusidõt az async-nél. Ha a címvezetékeken van egy regiszter, akkor
> csak a
> memóriaelérés határozza meg a periódusidõt. Ez a sync ram.
>
> A jelkésés lazán lehet 5-10 ns is, ami kb. azonos a block ram-ok
> sebességével. Ez már csak fele frekit jelent async esetben...
>
> Zoli
>
>
>
>
>
>> Koszi a megerositest.
>> Egyebkent miert a szinkron RAM block-okat eroltetik ezekben az
>> FPGA-kban?
>> Ugy erzem, hogy aszinkron RAM-okkal kevesebb ugyeskedessel el lehet erni
>> ugyanazt a sebesseget, egyszerubb pipeline-olas, stb....
>
>
>
> -----------------------------------
>  Szponzorunk: http://tonerbolt.hu/
>


-- 
http://hoyuka.myip.hu
-------------------------------------
Mi a C2? http://mail.c2.hu




More information about the Elektro mailing list