CPLD prog

[ide.ne.irj at freemail.hu]

Thus spake Z.N.:

> Letoltom, mukodik. Ki erti ezt? ezek utan en is abel hivo leszek :)

Hehe... :)) CPLD-hez jo az, szerintem sokkal tobb sikerelmenyre
szamithatsz mint Verilog/VHDL-ben. Az FPGA mas tema...

> - Hogyan teszteljem az egeszet? (foleg sorrendi halozatokat..) Az abel
> fajl vegere irtam par teszt vektort, pl:

Van benne valami rajzolo ami szkopszeruen megmutatja a jeleket.
Egyszer hasznaltam, altalaban ugy oldom meg, hogy nagyon erosen
gondolkodom a probleman, aztan megegyszer, majd megegyszer, vegul
jo szokott lenni :) Tesztelessel ugysem lehet minden esetet megvizsgalni,
celszeru alapvetoen jora tervezni.

> Zoli

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
"Failed reading source file... (A muvelet sikeresen befejezodott.)"