CPLD prog

[ide.ne.irj at freemail.hu]

Thus spake Z.N.:

> http://www.asic-world.com/code/verilog_tutorial/first_counter.v
>
> Es az igenyelt 7 labat (ENABLE, CLOCK, RESET, COUNTER_OUT(0:3)
> siman bekotottem 7 szabad IO labra a Pin assignment menuben.

Nekem az a tippem, hogy megsem tudja a labakat es a neteket osszerendelni,
valami meg kimaradt. De nem tudom, a Verilog-gal en is csak kiserleteztem
eddig, nem ertek hozza, nem probaltam ki soha elesben amit alkottam.
Abel-ben nyomultam (es CPLD-hez mindenkepp azt ajanlom), most meg VHDL-t
kell tanulnom, a cegnel ezt hasznaljak.

> Zoli

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
"Ha ezt a szelvenyt kivagja, vehet egy uj monitort!"