100MHz-es nyák - de hogyan?

[ide.ne.irj at freemail.hu]

Thus spake theblond:

>> Ne keresztezzek egymast a gyors jelek, ne menjenek at egyik ground plane-
>> rol masikra, 90 fokos kanyart kerulni stb...
> Itt most arra gondolsz, hogy a gyors jelek ne menjenek át a másik oldalra?
> 45 fokos törések, esetleg kisebbek a javasoltak? vagy ives (?) (olyat már
> régen láttam :) )

Lehetoleg maradjanak egy oldalon. De hogy ha pl van tobb tapod/folded, es
mindegyiknek sajat ground plane-je van egy belso retegben, akkor a gyors
jelek ne menjenek at egyikrol a masikra. Vagy ha megis, akkor minden 4
jel melle kell egy kondi a ket tap koze. Ez speciel PCI szabvany
leirasbol van, de gondolom minden nagysebessegu aramkornel erdekes.

> Igen, minden kerül a földre értelemszerûen. Amit tudok még, hogy ha lehet minden
> gyorsan változó jel mellé egy foldcsikot érdemes rakni, valahogy ugy mint az IDE
> kábel.

Szerintem ez felesleges.

> Viszont nem egészen sejtem, hogyan csináljam a földhálózatot.
> Gondolom kerülni kell a hurkokat, mert azokkal csak a gond van.

Nem kell, az mas tema... Ha belul van egy ground plane, es a kulso
retegen is minden szabad feluletet kitoltesz foldhaloval, nem lesz baj.

> Tehás sugarasat kell csinálni.Azt is valahogy ugy hogy minél nagyobb felületek

Nem kell. Az akkor lenyeges, ha nagyon kis amplitudokrol van szo, es a
foldben folyo aramok altal ejtett feszultseg bajt okozhat.
Most a lenyeg hogy legyen egy 'kemeny' foldeles minden alkatreszhez kozel,
a foldhurok nem erdekes.

> legyenek, minél kevesebb összekötéssel az elkülönülõ szigetek között.
> Vagy mindegy melyik van ott +tápfesz vagy a föld? Tehát abból csinálok nagy
> felületet, amelyik közelebb van?

Mivel a fold a referencia, jobb lenne abbol csinalni. De ezek mar olyan
aprosagok, hogy biztos nem emiatt fog mukodni/nem mukodni.

>> a ground bounce elkerulese erdekeben, slew rate-t ahol csak lehet,
>> korlatozni stb...
> Mi az a ground bounce? Hogyan korlátozzam?

Ha egyszerre valt sok jel, az ic jol megrantja a tapjat. A tapot lefele,
a foldet felfele. Ha nem eleg kemeny a foldeles, vagy tul sok jel valt
tul gyorsan egyszerre, annyira felrantja a foldet, ami egyben a referencia
is, hogy emiatt esetleg 1-ben levo labakat vagy belso jeleket 0-nak
ertekel. Megoldas: lehetoseg szerint nem sok labat egyszerre valtani,
vagy csokkenteni a slew rate-t, a jelvaltozas sebesseget a labakon.
Ezt mar minden CPLD/FPGA tudja belul. Esetleg soros ellenallasok, kozel
az ic-hez, hogy minel kisebb kapacitast kelljen aramkorlatozas nelkul
meghajtania.

> Meg egy dolog amiben kicsit bizonytalan vagyok.
> Az maga az FPGA. Spartan II vagy Spartan IIE-re gondoltam. Nézegetve az
> adatlapokat túl nagynak találom a belsõ elemek késleltetési idejeit,
> a nagyságrend nagyon közel van a választott órajel frekvenciához (100MHz), és ez aggaszt.

Ezt nem tudom, FPGA-t meg nem hasznaltam. CPLD-vel nem problema, annak
sokkal egyszerubb az idozitesi modellje. Igaz lassabb, pl 7ns, de ha
egyszintu a logika, akkor a bonyolultsagtol fuggetlenul mindig ennyi a
kesleltetes, ha ketszintu akkor a duplaja stb.. (illetve azert egy picit
komplikaltabb, de most nem fontos)

> Ha nem ezt akkor milyen eszközt válasszak?

Jo kerdes...

>  theblond                            mailto:theblond at freemail.hu

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
"My love is REAL, unless declared INTEGER."