cpld globalis reset

[Rado Zoltan]

Hello VF,

Wednesday, September 22, 2004, 7:42:02 PM, you wrote:

V> Thus spake Rado Zoltan <zrado at leasingtechnology.com>:

>> Akkor már csak a következõ két sort kéne kijavítani, mert azok is
>> hibásak... Én megpróbáltam javítgatni, de úgy teljesen hibás
>> lett...

V> Melyik sor, es mit ir ki? Majdnem ugyanigy szerepel nekem forrasban,
V> csak masok a konkret jelnevek, es a logika kicsit bonyolultabb.

>> Zoli

Az alábbiakra sikerült átalakítanom... Így nem ír ki szintaxis hibát...
Csak az alábbi log születik:

Synthesizing Unit <test4>.
    Related source file is D:/Xilinx/bin/test4/test4.vhf.
WARNING:Xst:653 - Signal <a> is used but never assigned. Tied to value 0.
WARNING:Xst:653 - Signal <b> is used but never assigned. Tied to value 0.
WARNING:Xst:653 - Signal <d> is used but never assigned. Tied to value 0.
WARNING:Xst:1780 - Signal <q_xcQ> is never used or assigned.
WARNING:Xst:646 - Signal <q> is assigned but never used.
Unit <test4> synthesized.



-------------------------------------------------
MODULE test4

DECLARATIONS

a,b,d  node;
q node istype 'reg';
inner_clk pin;    // egy global clock lab legyen!

EQUATIONS

inner_clk = a & b;

q := d;
q.clk = inner_clk.pin;

END

----------------------------------------------------