cpld globalis reset

[Babrian Viktor]

> Nezd, en nem akarok megint CPLD vs FPGA meg Abel vs Verilog vitat kezdeni,
> szerintem sem lehet, de az okosok azt mondjak hogy igen, jol le lettem
> ugatva, stb...
> En megcsinaltam eddig mindent Abel-ben, mukodik, ebben tudok segiteni is.
> Nem te vagy az elso aki CPLD-n Veriloggal meg VHDL-lel sziv, ezert szoktam
> ajanlani az Abel-t, mert azzal sokkal egyszerubb es hatekonyabb a CPLD
> fejlesztes.
iizi. nekem mind1, ki miben fejleszt, nem akarom egyiket se propagalni.
Nekem viszont nem ez a szakmam (bar ha fizetnenek erte, szivesen
csinalnam), viszont sikerult osszelegozni egy aramkort verilogban, aminek
orulok, es nem akarom atszenvedni az egeszet ABELbe, ami nekem ugyanugy
nem jo, mintha VHDLbe vagy akar PHPbe kene atirni, egyikhez sem ertek, es
se kedvem, se idom meg egy nyelvet megtanulni.

Na. az viszont hulyen hangzik, hogy ugyanazon fejlesztorendszer ABEL
eseten enged belso szignalt globalis netre kotni, ket masik (Verilog,
VHDL) nyelv eseten pedig nem.

(De ha viszont telleg igy van, akkor ugye jo lenne mondjuk ABEL modulokat
(ha ott igy hivjak) beleintegralni verilog dizajnba, mert igen.)

Egyebkent miert jobb az ABEL a verilognal? nem teljesen mind1?
ha akarod, ird maganban, es akkor nem csinalunk ertelmetlen threadeket.

Viktor