CPLD -> FPGA

[Beregnyei Balazs]

Hali,

Ujabb problemaim vannak a Spartan2 slave serial programozasaval:
az egy dolog, hogy nem mukodik, de raadasul nem jelez vissza
sikertelenseget sem, helyette DONE=0, INIT=1. A kezdeti INIT=0 utan az
FPGA INIT=1-gyel belep a konfig modba, a CCLK folyamatosan ketyeg
10 MHz-en nagyjabol a vegtelensegig, megsem lesz sem startup (DONE=1),
sem CRC hiba (INIT=0). Ez mitol lehet??
Ha JTAG-on keresztul felprogramozom, utana minden oke az INIT-tel es
DONE-nal.

BB

On Sat, 3 Jan 2004, Beregnyei Balazs wrote:

> Egy CPLD-nek kene bekapcsolaskor felprogramoznia az FPGA-t (slave serial).
> Mar csak egy lepesre vagyok a sikertol, de nem adja magat: a CPLD ra van

> (enable BitStream compression, 120 kByte). Ezt kell bitenkent beirni az
> FPGA-ba ugy, hogy a bajtokon belul a felso bitet kuldom eloszor??
> Vagy inkabb a *.msd fajlban levo adatot (az ASCII lista bitsorrendjeben)??