cache regen: PIC vs ATMEL #2

[Rado Zoltan]

FA> Progiztam egy keveset ilyen hitacsit asm-ben.
FA> (C startup kodjaba kellet belenyulni atkapcsolni a cache egy reszet sramnak)

Errõl jut eszembe: Van valakinek tapasztalata különbözõ RISC processzorokkal arról,
hogy amikor egy interrupt beérkezik, akkor az interrupt alatt
kikapcsolja-e a cache-t?

Merthogy a Hitachi 7751 igen. És igazából nem látom értelmét. Azt még
mégértem, hogy egy exception alatt letíltódjon, de interrupt alatt???
Oké, tudom: Könnyebb volt a tervezõknek egy kalap alá venni a
kettõt...

Meg valahol érzem azt is, hogy ezeket a procikat kifejezetten úgy
tervezték, hogy OP renszer fusson rajta. Ott meg minimál dolgot
végeztetnek az interrupton belül... De akkor is!! :-)))

Szóval más prociknál hogy van ez? Motorola, ARM, stb?

Zoli