FPGA kezdo lepesek

[VF]

Thus spake VFX:

>> Ez alatt azt erted, hogy Abelben konnyebb megfogalmazni, vagy jobb lesz
>> a vegeredmeny?
> 
> A vegeredmeny nem lesz jobb se rosszabb, mert a WEBpack mindent atfordit
> sajat maganak VHDLre (de meg a VHDLben irtakat is :) es onnan fordit
> kodot.

Ez igaz, de ha atallitod a WYSIWYG modot Abel-re, akkor nem baromkodja
szet a VHDL optimalizalas kozben az Abel strukturat.
Kovetkezmeny: ugyesen optimalizalt Abel progi WYSIWYG=None opcioval
nem fordul, nem fer bele az eszkozbe, WYSIWYG=Abel opcioval csont nelkul
fordul. Erre irtam hogy van egy nehany nyugje ennek a szarnak, de nemi
turassal ki lehet belole taposni egy normalis forditast.

> Egyszeruen szamomra jobban ertheto mit miert kell csinalni.

Szamomra is. Kb ugy mukodik a fejlesztes, hogy az ic belso strukturaja
alapjan elkepzelem hogy mi hova fog kerulni, utana azt kodolom le Abel-
ben. Igy gyakorlatilag elore tudom hogy mi fog beleferni es mi nem,
legfeljebb utana meg kell kuzdeni a fordito baromsagaival.
Verilog/VHDL eseten erre nincs lehetoseg, azok a nagyon nagy projectekhez
jok, amikor nincs is lehetoseg a reszletekben elmerulni, mert pl 5db
PPC core van egy hatalmas FPGA-ban. Lehet hogy szar lesz a forditas,
elpocsekol partizezer kaput, nem erdekel senkit.

> UDV. VFX.

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
"Egyetlen teny romba donthet egy faradsagosan felepitett ervrendszert"