[elektro] FW: CW demodulalas (alapsavi I/Q)

[Pal Lukacs]

ui: Hat ez nagyon nagy otlet, ha megvalosithato. mert igy maximalisan ki lehetne hajtani a tayloe-t.

Ahhoz hogy mukodjon 50 MHz-en (kimeneti jel) az fpga_dds, arra eleg egy spartan3 ?




On , Pal Lukacs <ekegep at yahoo.com> wrote:
 
Ez csak egy CPLD, es meg kissebb kerult volna bele, csak ez volt a fiokban.

Tehat azt mondod, hogy egy FPGA-ba meg lehetne valositani a DDS-t, aztan ra r-2r es hasonlo parameterei lennenek mint egy AD9951-nek ? 100 MHz korul jol viselkedne egy SMD ellenallasokbol felepitett r-2r ? 


Udv.
Szabi



On Wednesday, January 15, 2014 12:03 PM, Balla Zoltán <sdrlab at yandex.ru> wrote:
 
Feladó: "Pal Lukacs" <ekegep at yahoo.com>
> Xilinxben van a Tayloe 90 fokos orajele eloallitva. (Megfelelo sebesseg miatt, es a folosleges 
> CMOS IC kinlodas elkerulese miatt, + a folosleges NYAK bonyolitas elkerulese miatt :) )
>
Ahha, értem )

Nem túl nagy melóval belerakhatod a komplett DDS fokozatot is! Már, ha nem így lenne alapban... ) 
10-12 bites 2-2r dac-al komplett analóg I Q jelet kaphatsz, és osztani sem kell már!

Zoli 

-----------------------------------------
         
 elektro[-flame|-etc]