[elektro] C optimalizáció kérdés

[hg12345]

Hi,

köszönöm az ötletet, az elsőt tüzetesen átkell néznem
a második... a FETCH és belső CACHE kezelésére vonatkozik, ezek a CORTEX magok beépített utasításai
A megfelelő részt kiüriti, igy biztosítja a 100% az aktuális értéke olvasását és írását.
De az optimalizilás szempontjából ezeket biztos össze vissza pakolja, gyárilag igy néz ki (GCC):

__attribute__( ( always_inline ) ) __STATIC_INLINE void __DMB(void)
{  __ASM volatile ("dmb");
}

a HW kezelés esetén az a fontos akkor és pont mozgassa vagy olvassa a portot, lábat amikor le van írva!

üdv

r3flow <nzoltan at freemail.hu> írta:
>>
>
On 2013-09-07 18:34, hg12345 wrote:>
> de ha nem lehet másképp elmagyarázni a fordítónak....>
>
>
esetleg barrier?>
http://preshing.com/20120625/memory-ordering-at-compile-time>
>
http://stackoverflow.com/questions/6751605/data-memory-barrier-dmb-in-cmsis-libraries-for-cortex-m3s>
>
Üdv,>
Z.>
>
----------------------------------------->
          elektro[-flame|-etc]