[elektro] PLL

[Info]

> Az odaig vilagos, hogy szabalyozasi hurok, ami akkor fog megnyugodni,
> ha a fazisdetektor kimenete 0. De amikor a VCO kimenete es a bemeno
> jel kulonbozo frekvenciaju, akkor honnan tudja a fazisdetektor, hogy
> melyiknek a frekvenciaja nagyobb?

Hát digitális (pl. CD4046 asszem) esetében mindíg tol a fázison, tehát
ha induláskor egyforma is lenne a VCO-nak kell egy fesz-érték ugye,
tehát mindenképp eltol kezdetben és utána "szinkronoz" rá. Ettől
fázisban mindíg el fog meni, de a freki egyforma lesz. Frekifüggő lesz
a fázisa, mivel a VCO szabályzófeszét kvázi PWM-ből állítja elő (a két
freki exorra megy és ennek kimenete a PWM).
[ez hasonlít az opampok működéséhez ahol a kimeneti fesz osztva
erősítéssel lesz a bemeneti fesz, és ezzel képez egy kis mérési hibát,
de mivel Au >10^7 ezért ez kissebb, mint 1 ppm, nem foglalkozunk vele,
viszont itt a pwm előállításához a teljes félperiódus el van
fogyasztva ezért a PLL (fmin-fmax) tartományban eloszlik a 180 fok
késés ami a vezérlőjelhez kell, és láthatod, hogy ez alatti
tartományban fog csak tudni dolgozni]

Ha sw-es megoldás kell én fordítva esnék neki, egy meredek likszűrőt
hangolnám, ezzel scannelném a bejövő jelet hol van a keresett csúcs.
A fázishoz ugye kell refjel, ezt nem igazán értem honnan jön, mert
ugye eggyütt kell változnia a ref frekinek a keresettel, mert csak így
van érelme a fázis mérésnek.