[elektro] verilog in lattice

[Bali Zoltan]

Hali!

Én nem verilog-os vagyok, de minek multiplexerhez órajel ?
Vsz. ezért keletkezik tároló is.

Üdv.  Zoli



2011. 06. 18. 18:14 keltezéssel, Info írta:
> Sziasztok !
>
> Miért nem tudok multiplexert csinálni járulékos tároló nélkül ?
>
> module mux(clk, d, out);
> output [3:0] out;
> input  clk;
> input  [7:0] d;
>
> always @(clk or d)
> begin
>    casex (clk)
>    1'b0: out = r[4:0];
>    0'b1: out = r[7:3];
>    endcase
> end
> endmodule
>
> Thx!
> Béla
>
>
>