[elektro] verilog step by step

[Erdos Zoltan]

koszi!

lehet, hogy en is atterek, mondjuk latszolag hibatlan dolgokra hoz ki 
figyelmeztetest, vagy syntax errort...
olyasmire, amiket evekkel ezelott a webpackkal csinaltam

most sikerult rendesen osszerakni a brevia xp2 panelt (made in india) es 
kezdem eleszteni az alap dolgokbol, kapu, counter, latch, stb...
es mar vagy meg, de kohecsel..

Z.

2010.11.21. 14:08 keltezéssel, vfx írta:
> Hali!
>
>> eddig a vhdl-lel foglalkoztam a xlinx webpackkal.
>> ugy latom, a lattice vmiert jobban komalja a verilogot (sok vhdl forrast
>> rendesen at kell gyurnom a lattice ala)
>
>
> Eszi a Lattice a VHDL-t is. Én speciel a Verilogot jobban preferálom :)
>
>
>
>> tehat ha valaki tudna jo verilog doksit, amival at tudnek terni,
>> megkoszonnem... :-)
>
> Jó forrásom nincs, de összezippeltem egy csomó pdf-t a netrõl. Ebbõl
> lehet mazsolázni:
> www.vfx.hu/vegyes/verilog.zip  (90 valahány mega)
>
> De szerintem a google gyorsabban talál példát egy problémára, minthogy
> kikeresd ebbõl a halamzból.
>
> ÜDV. VFX.
> http://www.vfx.hu
>
> -----------------------------------------
>            elektro[-flame|-etc]
>
>