[elektro] CPLD/FPGA kérdés - JTAG low level

[BEREGNYEI Balazs]

Szia,

On Thu, 30 Apr 2009, Moczik Gabor wrote:

> Ezekszerint nem bonyolult a dolog?
> Arra lenne jo, hogy komplett firmware-t lehessen frissiteni egy berendezesen
> dizajnos kezelofeluleten, anelkul hogy szet kene szedni, es 30 fele kabellel
> nekiesni.

Nem bonyolult. Regebben csinaltam egy FPGA-s logikai analizatort, es 
kivancsisagbol beleneztem egy CPLD-s JTAG-os felprogramozasba. Kicsit 
kaosz volt, de miutan irtam egy egyszeru JTAG-feldolgozot (ami a tck, tms 
mozgasat human parancsokra forditja), mindjart atlattam az egeszet.
Passzolt az eredmeny a binaris fajlhoz, amit a Webpack kiad 
magabol. Igaz, hogy vannak benne "magikus" adatok, amit megfelelo 
sorrendben es idozitessel (pici kesleltetesekkel) bele kell kuldeni a 
CPLD-be, de ezek mind konstansok, el kell fogadni, es kesz. Az a lenyeg, 
hogy mukodik :)

BB