[elektro] VHDL kezdo

Palasik Sandor palasik at mail.datanet.hu
Thu Jan 24 19:34:07 CET 2008


> Jónak kell annak lennie. Kivárod a 10sec-et amig vált ?

Felteszem, hogy némi legalább egyszer kivárta :-)

Nem lehet, hogy az a baja, hogy a LED értékadás órajeles? Mi lenne, ha azt a 
CLK processen kívülre tennéd? Abból lenne sima drót, nem egy plusz D 
flipflop.

Palasik Sándor



More information about the Elektro mailing list