Re: FET kapcsolás ellenállás?

[Balla Zoltán]

From: "Cseh Róbert" <R.Cseh at Richter.hu>
>Mitől függ az, hogy egy TTL LogocLevelFET esetén a Gate körbe (nálam 
>mikrokontroller lábon van, ellenálláson keresztül) mekkora >ellenállás kell 
>sorba?
>A gate kapacitás és az ellenállás katározza meg az időállandót ez világos.
>
>A FET nálam ~16-20 kHz kapcsolófrekivel megy (PWM+létetőmotor meghajtás. 
>12...24V,max. 2A, IRLZ34 FET.
>Most 470R van benn a gate és a AVR lábközt. Ha kihagyom, akkor a AVR 
>elhalálozik? A Gatekapac feltöltése, kisütése okozhat >ilyet? legyek bátor, 
>vagy inkább maradjon ott az az ellenálás?
>
Ha a meghajtas birja a kozel tisztan kapacitiv terhelest, adott 
ertekkel(gate kapac), akkor nem kell az ellenallas!

De, azert ha a  toltesi(kisutesi) sebesseg nem indokolja, erdemes otthagyni 
egy akkora ellenallast, ami garantalja, hogy a maximalisan kialakulhato 
toltoaram nem lepi tul a meghajtas megengedett erteket.

Tovabba akkor is erdemes benne hagyni, ha a drain korben nagyobb 
feszultseget kell kapcsolni, mert a parazita drain-gate kapacitason 
keresztul valamekkora resze vissza tud jutni a meghajtas fele. Ekkor az 
ellenallas levalaszto szerepet is betolthet...

Zoli