FPGA sebessege

[BEREGNYEI Balazs]

Szia,

On Mon, 13 Nov 2006, Huszti Andras wrote:

> FPGA guruktol kerdezem, hogy egy Spartan 3-as (3s400)-be letoltott
> program mekkora maximalis orajelen kepes futni? Mi az ami alapjan ezt el
> lehet donteni?

Az alapjan, amit az ISE kiir :)

> A problemam a kovetkezo. A Xilinx ISE webpack forditas kozben kiir egy
> maximalis orajelet. Illetve en azt hiszem, hogy az az. Ez rendszerint
> 40-120Mhz kozotti ertek a tervtol fuggoen. Ez mar csak azert is furcsa
> mert a DCM 300Mhz-et is kepes eloallitani. Tehat elmeletileg en a
> tervemet 300Mhz-en is futtathatnam. Hol itt az igazsag?

Ha egyszeru logikat tervezel (peldaul egy invertert :) ), akkor azt 
nagy sebesseggel uzemeltetheted. Ha bonyolult, tobbszintu logikat, akkor 
egy clock valtozasra sok-sok belso alkatreszen megy keresztul az 
informacio, ezeknek a kesleltetesei rossz esetben osszeadodnak, tehat sok 
ido kell, mire johet egy kovetkezo clock valtozas.
A DCM azert 300 MHz, mert nyilvan arra terveztek, hogy a legszelsosegesebb 
esetben (az adott FPGA-csalad leggyorsabb tipusaba beleprogramozott 
leheto legegyszerubb logika hasznalat eseten) is boven elegendo legyen a 
sebessege.

Autos :) peldaval elve: az 1.2-es VW Polo-ban sem azert van 220 km/h-ig 
kalibralva az ora, mert ezt a sebesseget ez az auto el tudja erni...

Udv,
BB