Nem ertem....

[hoyuka]

Nem tudok mast mondani :) Meg nem ismerem a VHDL-t, lehet ha ismernem,
akkor a szubjektiv velemenyem az, lenne, hogy jobb a VHDL....
Nekem azonban boven eleg most a VHDL szoszatyarsaga ahhoz, hogy ne
szeressem :)

udv.
hoyuka

Radó-Láng said:
> Na látod ezért modtam, hogy senki nem tudja objektíven vizsgálni a
> dolgot. Nekem ez a "szószátyár" az áttekinthetõ.
>
> Ezen kívül mondj valamit, amivel jobb a verilog.
>
> Zoli
>
>
>
> h> Szerintem a VHDL kibaszott szoszatyar!
> h> pl. ami verilog-ban ennyi: [3:0] az VHDL-ben ilyen :(3 downto 0)
> h> Meg akkor VHDL-ben latni ilyeneket, hogy
> h> std_standard_logic_vector, ilyen
> h> szarsagokat verilog-ban nem kell irni.
> h> Szal egy VHDL forras ami ugyanazt csinalja mint egy verilog-os,
> legalabb
> 5x nagyobb ->> attekinthetettlenebb.
> h> A verilog egyik nagy hatranya volt!! a VHDL-el szemben, hogy nem tudott
> h> regen cikusbol modulokat/regisztereket/drotokat lerakni. Most mar tud.
> h> Igazandibol a VHDL az a Pascal-ra emlekeztet, sok szarsagot kell irni
> h> feleslegesen, a Verilog meg a C-re -> tomor es attekintheto (ha szepen
> h> kodolnak). Mondjuk a verilog lehetne tomorebb is: pl. begin meg end
> h> helyett hasznalhatna {} zarojeleket, mint a C (ez azert nem olyan
> h> egyszeru, mert ezeknek a zarojeleknek van funkciujuk verilog-ban).
>
> h> En sosem programoztam VHDL-ben, de nem is akarok :) Max, ha jol
> fizetnek
> h> erte.
>
> h> Mondjuk ugy tudom, hogy VHDL-ben analog aramkoroket is le lehet irni,
> h> verilog-ban meg nem. De ez FPGA-as fejleszteseknel teljesen
> lenyegtelen.
>
>
>
> -----------------------------------
>  Szponzorunk: http://tonerbolt.hu/
>


-- 
http://hoyuka.myip.hu
-------------------------------------
C2 MAIL: A nagy levelez-Õ.  http://mail.c2.hu