Nem ertem....

[hoyuka]

Sziasztok!


Verilog megint.

Ha en az orajel felfutasa alatt ujratoltok egy regisztert, akkor az uj
ertek a kovetkezo felfutas alatt lesz elerheto, nem? (kulonben next state
modszer nem mukodne, vagy igen).

Egy pelda:

reg [3:0] cnt;

always @(posedge cnt) begin
    cnt=cnt+1;
    $display("Itt azt a cnt-t kellene latni, ami meg nincs megnovelve:
%d",cnt);
end

// Tehat elvileg tok mind1, hogy a cnt noveleset a $display ele vagy utan
rakom.

Most az van, hogy nem igy mukodik. Fontos a sorrend. Annyi valtozott,
elozo projectekhez kepest, hogy van egy initial block is a modulban.
Ez igy bezavar? Vagy lehet elneztem valamikor valamit?

iverilog-ban probaltam, lehet, hogy  a Xilinxes fordito maskepp csinalna....

udv.
hoyuka
-- 
http://hoyuka.myip.hu
-------------------------------------
C2 MAIL: Levelezés felsõfokon. http://mail.c2.hu