Verilog kerdes

[hoyuka]

Szia!

Kiprobalom majd, de nem hiszem, hogy mukodni fog erre...

udv.
hoyuka

On Mon, 16 Jan 2006 23:56:38 +0100, BEREGNYEI Balazs  
<bereg at impulzus.sch.bme.hu> wrote:

>
> On Mon, 16 Jan 2006, hoyuka wrote:
>
>> PWM	    pwm7(clk, PWM_In[7], PWM_Bus[7]),
>>    pwm6(clk, PWM_In[6], PWM_Bus[6]),
>>    pwm5(clk, PWM_In[5], PWM_Bus[5]),
>>    pwm4(clk, PWM_In[4], PWM_Bus[4]),
>>    pwm3(clk, PWM_In[3], PWM_Bus[3]),
>>    pwm2(clk, PWM_In[2], PWM_Bus[2]),
>>    pwm1(clk, PWM_In[1], PWM_Bus[1]),
>>    pwm0(clk, PWM_In[0], PWM_Bus[0]);
>>
>> A kerdes megegyszer: Hogyan lehetne a modult 8 peldanyban letrehozni,
>> egyetlen sorban?
>
> Tippelek: for ciklussal. Verilogban meg soha nem hasznaltam, de tudok  
> rola, hogy van :-)
>
> BB
>
> -----------------------------------
>  Szponzorunk: http://tonerbolt.hu/



-- 
http://hoyuka.myip.hu