Verilog kerdes

[hoyuka]

Sziasztok!

Hogyan lehet olyat csinalni, hogy egy modulbol tobb peldanyt teszek be
tombszeruen, es az input-output portokra is ertelemszeruen tomboket
teszek?

Mutatok peldat:

output wire [7:0] PWM_Bus;
reg [7:0] PWM_In[7:0];


//PWM pwm[7:0](clk, PWM_In, PWM_Bus);

// ez (a fenti sor) 8 peldany szeretne lenni a PWM modulbol,
// de ezt igy nem veszi be, ezert a lenti sorokkal helyettesitettem:

PWM	
    pwm7(clk, PWM_In[7], PWM_Bus[7]),
    pwm6(clk, PWM_In[6], PWM_Bus[6]),
    pwm5(clk, PWM_In[5], PWM_Bus[5]),
    pwm4(clk, PWM_In[4], PWM_Bus[4]),
    pwm3(clk, PWM_In[3], PWM_Bus[3]),
    pwm2(clk, PWM_In[2], PWM_Bus[2]),
    pwm1(clk, PWM_In[1], PWM_Bus[1]),
    pwm0(clk, PWM_In[0], PWM_Bus[0]);

A kerdes megegyszer: Hogyan lehetne a modult 8 peldanyban letrehozni,
egyetlen sorban?

Valaszokat elore is koszonom.

udv.
hoyuka

--
http://hoyuka.myip.hu