adatatvitel syncSRAM es regiszter kozott

[hoyuka]

Haliho!

Zoltán Radó said:
> A pipelineos megoldás sem olyan bonyolult, ha megfelelõ a
> gondolkodásmód.

Nekem meg nem megfelelo a gondolkodasmodom, mert meg nem jottem ra, hogyan
tudom pipeline-olni jol az AVR-t :) Talan felmegyek az opencores.org-ra,
hatha talalok valami okossagot. Igazandibol ennek az AVR projektnek a
tanulas lenne a celja, lehet kicsit nagy faba vagtam a fejszem, mert meg
ha a megfelelo gondolkodas modom is kialakul, akkor is eleg nagy munka azt
a tobb mint szaz utasitast leimplementalni.

> Sokszor mondtam, mert nagyon lényeges:
>
> A VHDL, Verilog, stb tervezés során nem szabad szekvenciális
> végrehajtásban gondolkodni. EL KELL felejteni a számítógép
> programozási gondolkodást!

Igyekszem parhuzamositani ott a dolgokat, ahhol lehet. Kisebb projekteknel
sikerulgetett is.

-- 
http://hoyuka.myip.hu
-------------------------------------
C2 MAIL: A nagy levelez-Õ.  http://mail.c2.hu