Spartan3 blockRAM kerdes

[Zoltán Radó]

Természtesen, hiszen a SPARTAN3-ban van asyncron 18x18-as szorzó.
Lásd adatlap DS099-2 (v1.2) 18. oldala.

A block rammal nem lehet asyc kiolvasni. lásd ugyanezen adatlap 12
oldalának block ram-mal foglalkozó rész elsõ mondata.

Pipeline-os prociknál nem probléma a cache latency, hiszen lehet vele
elõre számolni. Ezenkívül itt érdemesebb dual port block ramot használni, hogy
a proci és a cache controller is elérhesse a memóriát egyszerre.

Zoli


> Ok, akkor a FPGA-s platform fuggetlenseg ugyben kiterek a szorzora:
> Ha en Verilog-ban leirok egy szorzast, pl:

> assign res=a*b;

> akkor, ha jol tudom a szintezis/implementacio fel fogja hasznalni azon
> szorzok egyiket, amik hardveresen implementalva vannak az FPGA-ban, nem
> fogja az altalanos logikat hasznalni erre.

> Ha ezt a szorzoval meg lehet csinalni, akkor RAM-al miert nem?

> blockRAM:

> Aszinkron kiolvasasu RAM-ot szerettem volna, akkor ezek szerint a blockRAM
> nem jo erre.
> Egyebkent Spartan3 FPGA-ban CPU cache-t hogyan szoktak megvalositani?
> Hasznalnak erre blockRAM-ot?

> udv.
> hoyuka