Spartan3 blockRAM kerdes

[hoyuka]

Haliho,

Icarus Verilog-ot en is hasznaltam, nagyon jo cucc. Gyors es kicsi.
Szimulalni is nagyon kenyelemesen lehet vele komplex design-okat is (akar
egy komplex proci-t a hozzacsatolt hardverekkel).
Azert alltam le vele, mert nem ismeri a generate statement-et, de ha nem
fogok nagyobb project-nel generate-et hasznalni, akkor lehet elo fogom
venni.
Xilinx-es ISE-vel meg meg nem teszteltem soha, nem is tudom, hogy lehet,
de nem is erdekel, jo nagy szar lehet az iverilog-hoz kepest.

udv.
hoyuka

BEREGNYEI Balazs said:
> Szia,
>
> On Mon, 13 Feb 2006, hoyuka wrote:
>
>> Szal ha RAM-ot akarok csinalni es a chip-ben levo blockRAM-ot szeretnem
>> felhasznalni, akkor nekem valahogy Xilinx specifikusan kell ezt leirnom?
>> Nem nagyon tetszik ez a felallas, mert nem "platform fuggetlen".
>
> Konkretan a block RAM eseten ez nem gond: csinalsz egy kulon fajlban pl.
> egy RAMB4_S2_S2() modult, azaz pont olyan nevut, mint ami a
> Xilinx-specifikus block RAM. Ebbe belerakod azt a Verilog kodot, amit
> irtal.
> A kodod le fog fordulni Webpack-kel is (nem importalod be a sajat
> RAMB4_S2_S2() modult), es le fog fordulni barmi egyeb szabvanyos cuccal,
> peldaul Icarus Verilog-gal is. En ezzel szimulaltam a Xilinx-es
> projektjeimet, nagyon jo cucc (ingyenes, open source, es GYORS).
>
> Udv,
> BB
>
>> udv.
>> hoyuka
>>
>> BEREGNYEI Balazs said:
>>
>>>
>>>> 	always @(posedge clk) begin
>>>> 		if (!oe)
>>>> 			dataArray[addr]=iData;
>>>> 	end
>>>
>>> Ennek itt biztosan nem block RAM lesz az eredmenye, hiszen azt nem kell
>>> viselkedesi leirassal megkonstrualnod. A block RAM egy letezo eszkoz a
>>> chip-ben, nem te hatarozod meg a mukodeset (hogy pl. mi tortenjen clk
>>> felfuto elre), mert az adott, "be van drotozva".
>>>
>>> BB
>
> -----------------------------------
>  Szponzorunk: http://tonerbolt.hu/
>


-- 
http://hoyuka.myip.hu
-------------------------------------
Tele van a postaládája?  C2MAIL 100 MB e-mail tárhely ingyen! 
http://mail.c2.hu