cache megvalositas FPGA-ban

[Andras Tantos]

A cache megvalositasok nem nagyon hasznalnak nagy asszociativ RAM-ot. Ha 
tobbet akarsz tudni, keress ra erre: "set associative cache architecture", 
vagy az elso link:

http://webster.cs.ucr.edu/AoA/Windows/HTML/MemoryArchitecturea2.html

Udv,
Tantos Andras

----- Original Message ----- 
From: "hoyuka" <hoyuka at c2.hu>
To: <elektro at tesla.hu>
Sent: Monday, April 03, 2006 2:19 PM
Subject: cache megvalositas FPGA-ban


Sziasztok!

Azt olvasgattam a net-en, hogy a softcore CPU-k (niosII, microblaze)
tartalmazhatnak cache-t.
Kerdesem, hogy hogyan lehet FPGA-ban cache-t implementalni hatekonyan?
Gondolom, hogy a Block RAM-okat hasznaljak erre, mert amugy marhara
elvinne az eroforrasokat.
A teljes cache implementacio megvalaszolasa igy elsore meredek lenne
szerintem, elso lepesben megelegednek azzal is, ha megtudnam, hogy hogyan
lehet asszociativ RAM-ot megvalositani hatekonyan.
Tudtok vmi ide vonatkozo tutorialt (en nem igazan talaltam)?

udv.
hoyuka

-- 
http://hoyuka.myip.hu
-------------------------------------
Tele van a postaládája?  C2MAIL 100 MB e-mail tárhely ingyen!
http://mail.c2.hu

-----------------------------------
 Szponzorunk: http://tonerbolt.hu/