C sztring, helyett Verilog string

[Zoltán Radó]

Hali!

Bár verilogot nem ismerem ennyire, de így valószinüleg nem. (maximum a
szimulációhoz)
A "kezdeti" értéket pl. a reset jel töltheti be a regiszterbe.

A Xilinx-eknél tapasztalatom szerint felprogramozás után minden D
regiszter 0-t tartalmaz. Azután nyomsz neki egy "reset" jelet, ami
betölti a kezdeti állapotokat. (Pl. a
DONE lábra egy RC. Ennek kimenetét aktív alacsony reset -nek
használod. És a DONE lábat push-pull-nak választod.)

Üdv.: Zoli

Ui.: Itt egy ollózott minta a teljesség igénye nélkül, egy, a neten talált mintából.

-----------------------------------------------------------

parameter p$s0 = 3'b000;

reg [2:0] r$State, r$NextState;

always @ (posedge i$Clock or posedge i$Reset)
        if (i$Reset)
                r$State <= p$s0;
        else
                r$State <= r$NextState;

-------------------------------------------------

                
hh> Sziasztok,

hh> En meg azt szeretnem tudni, hogy Verilog-ban regiszter tombnek hogyan
hh> lehet kezdeti erteket adni?
hh> Pl. ennek:

hh> reg [7:0] sendBuf[3:0];

hh> Vajon igy?:
hh> reg [7:0] sendBuf[3:0]="Hello!";

hh> udv.