FPGA stability

[hoyuka hoya]

Sziasztok,

Vmikor regebben a listan volt szo valami olyasmirol, hogy FPGA-nal mindent
erdemes globalis orajelekhez szinkronizalni a stabilitas miatt.
Sajnos toroltem mar ezeket a leveleket es nem emlexem mar pontosan rajuk.
Volt vmi link is FPGA stabilitasrol. Meg tudnatok ezt megegyszer addni?
A reset-et is globalis orajelhez erdemes szinkronizalni?

vhogy, igy?:

always begin
    if (posedge clk) begin
        if (oldReset==0 and reset==1) resetTask();
    else if (negedge clk) begin
        oldReset=rest;
    end

vagy inkabb igy?:

always @(posedge clk) begin
    if (reset) resetTask();

Elore is koszi,
hoyuka
-------------------------------------
C2 MAIL: Levelezés felsõfokon. http://mail.c2.hu