Harvard vs. Neumann -> Multiprocessor

[hoyuka hoya]

Szia,

Na hat ez nagyon erdekes. A masodik eset az lassu es bonyolult, meg meg az
elsot sem ertem nagyon, ugyhogy inkabb arrol kerdezek.

Szal ugye van 2 proci, mindketto lokalis cache-el.
Ha CPU1 ir egy memoriat, es CPU2-nel ez el van cachelve, akkor CPU2 errol
tudomasul szerez.

Erdekes. Igazandibol kicsit kivancsi vagyok ennek a technikai melysegeire.

A memoriara a ket proci egy Arbiter-en keresztul csatlakozik szerintem.
Ha ir CPU 2, akkor a cimnek ra kell menni a CPU 1 cache-ere (asszociativ
memoriajara), hogy ott bebillentsen egy flag-et, hogy : hoho, a te adatod
elavult, mint a tesco gazdasagos nokedli!
Vagy dual protos-nak kell lennie a CPU-k cache-enek es CPU 2 egybol CPU 1
cache-be irhat.

Ok, 2 procis rendszernel van egy dedikalt busz erre. Illetve 2-o, mert az
egyiken CPU 1 cimzi CPU 2 cache-et flag allitas miatt, a masikon meg CPU 2
cimzi CPU 1 cache-et ugyanilyen cellal.

Mas kerdes, hogy igy a cache-eknek vmilyen szinten dual portosnak kell
lenniuk (mert ketten cimzik).

De mi van pl. a 64 processzoros Sun-okkal? Ott hogy megy ez? Ugye ott egy
proci el-cache-elt adatainak ervenyessegeve 63 masik proci szolhat bele.
64 utas cache?

Ez lehet marhara nem igy mukodik, ahogyan en itt elgondoltam, de vhogy igy
tudtam elkepzelni.

udv.
hoyuka

SZIGETI Szabolcs said:
> Hali!
>
>> Ez erdekes. De ez a cache nem azert tud-e olyan marha gyors lenni, mert
>> a
>> prociba van integralva, es nem kell kivezetni onnan kulso busszal?
>
> Kivezetni nem kell, de ha azt látja, hogy a másik fél írt olyan memória
> címre, amelyet o éppen cache-el, akkor érvénytelenítheti a megfelelo cache
> bejegyzését.
>
> Ezt azután lehet ragozni különbözo esetekre. Nézzünk meg két egyszeru
> példát:
>
> CPU1 és CPU 2 van. Mindeketten hivatkoznak M memória címre, és
> mindkettonek
> bent van a cache-eben ennek a címnek a tartalam.
>
> Legyen eloször write-trough a cache (azaz az írás sorám a memória is
> azonnal
> íródik).
>
> CPU1 írja M-et, CPU2 figyeli a buszt, és látja, hogy írás van M-re, ekkor
> saját cache bejegyzését érvényteleníti, és opcionálisan be is olvashatja
> magának az új értéket.
>
> Ha write-back cache (a cache módisítása nem kerül azonnal átvezetésre a
> memóriában) van, akkor a helyzet kicsit bonyolultabb.
>
> CPU1 olvassa M-et, CPU2 észeli, hogy neki cache-elve van M, ezért szól
> CPU1-nek (valamilyen busz protkollal, vagy külön vonallal), hogy hohó!
> CPU1
> megáll, megvárja, amíg CPU2  visszaírja a memóriába, majd folytatja az
> olvasást. Ez természetesen teljesítményvezsteséggel járhat. Az oprendszer
> adott esetben figyelhet a cache kérdésekre a processz és memória
> kezelésnél.
>
> Ezek az eljárások mindenféle módon tuningolhatóak még, még lehet
> optimalizálni a különbözo esetekben.
>
> Szabolcs
>
> -----------------------------------
>  Szponzorunk: http://tonerbolt.hu/
>

-------------------------------------
Tele van a postaládája?  C2MAIL 30 MB e-mail tárhely ingyen! 
http://mail.c2.hu