Hi Lista, Xilinx fpga-ba szeretnék romot csinálni vhdl-be. Amit a coregen generál nem akar müködni + nagyon ocsmány modon lehet be include-olni a hex fájlt. Van erre valakinek valami szép megoldása. (esetleg egy minta vhdl) Köszönöm --