Re: FET DS letörés

[Sass Péter]

Fuzesi Arnold  <arno at externet.hu> 2004.09.30. 11:33:29 -7h-kor írta:

> GateOxid, akkor serul (üt át)szerintem, ha a VGS fesz nagyobb mint az
> adatlapban megadott max.
> Itt meg a DS letörésről van szó!!!!!
> Ami lehet hogy inkabb a reverze dioda letörési feszültsége.
> 
> Feltetelezes:
> Az a zener GD kozott pedig gyartmanyfuggo plussz alkatresz.
> FET-je valogatja van-e vagy nincs.
> Ezt kene kideriteni...

Tuti, hogy van. A Z-dióda maga a reverz dióda, ami technológiailag kötelező. 
Ennek a letörési feszültségét adják meg. 

Én sosem értettem azt a gate-zéneres megoldást, nem is alkalmaztam, 
és soha nem volt gond. Kizárólag nagy teljesítménytől ment tönkre 
FET-em. Direkt teszteltem pár komplett SMPS-t, túlhajtottam 
áramgenerátorral, erre a FET-ek szépen kinyitottak, és lekorlátozták 
a feszt, semmi több. 

Ha valami okból a FET saját letörési feszültségénél kisebb feszültségen 
kell megfogni az áramot, akkor van értelme, de hogy mi lehet erre ok...? 

Üdv.:
-- 
Sass Péter
Távközlés technikus és tranzisztor-gyógyász