cpld globalis reset

[VF]

Thus spake Rado Zoltan <zrado at leasingtechnology.com>:

> Nem-nem... Lövésem az ABEL-hez. Nem is érdekelt, mivel minden

Ok.

> megoldható VHDL-ben is. (Még az alacsony szintü dolgok is.) Ahogy a C-t is

Biztos :) Csak kicsit tobb turassal...

> Azért kértem komplett cuccot fejléccel+ minden egyébbel, mert amit én
> írtam az komplett. Erre írtad, hogy 2 sor ABEL-ben. De a kettõ így
> ebben a formában nem összehasonlítható.

Igy sem, mert a fejlec csak egyszer kell egy fajlba.
Egyebkent nem tudtam hogy a tiedben benne van a fejlec is, en a VHDL-hez
nem ertek ilyen szinten.

> Amúgy ha jól értem, akkor ABEL esetében is kell UCF. Legalább annyira,
> hogy a inner_clk a Global Pin-en legyen?

Nem kell. Vagy beirod a pinhez a konkret labszamat valamelyik global
clock-nak, vagy amint mar irtam a listan egyszer:
xilinx property 'BUFG=CLK inner_clk';
UCF fajlt en meg eletemben nem csinaltam, azt sem tudom hogy kell.

> Zoli

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.h u/~vf/
Egyetlen atombomba tonkreteheti az egesz napodat!