FPGA ket orajel asszinkron - megoldas

[Radó Zoltán]

Szóval lehet, hogy félreértheto voltam... A megoldás amit te is javasoltál
az a gyorsabb jellel való túlmintavételezése a jeleknek. Én eloször azt
hittem, hogy ebben a részben van a hiba... Ezért is kértem a
segítségeteket... De a hiba nem ebben a részben volt, hanem az ezt megelozo
részben. (Ebben is "találkozik" a két különbözo órajel, de egy DP ramon
keresztül.)

Még egyszer köszi..

Zoli

----- Original Message -----
From: "VF" <vf at elte.hu>
To: <elektro at tesla.hu>; <lista at chipcad.hu>
Sent: Friday, March 28, 2003 10:28 PM
Subject: Re: FPGA ket orajel asszinkron - megoldas


> Thus spake Radó Zoltán <zrado at leasingtechnology.com>:
>
> > az úgy rossz... Lényegében ti is ugyanolyan megoldást tanácsoltatok. És
> > továbbra sem mûködött... Pedig már mindent átmahináltam 3x....
>
> En nem ugyanilyen megoldast javasoltam...
>
> > A probléma egy dualported ramnál keletkezett, aminek az egyik oldalát a
> > 60MHz-s rész írta, a másik oldalát a 20MHz rész olvasta és írta is....
> > Alapesetben a 20MHz -es rész csak egy bizonyos ideig írta volna és
amikor
> > már nem írta, akkor írhatta volna a 60MHz-es rész. De a 20MHz-s minden
> > órajelnél írt. Ezért 1perc 48 másodpercenként elõfordult olyan, hogy a
>
> Az mas, en nem ezt javasoltam. Az en modszerem mukodik :)
> (Teljesen tuti, sohasem hibazik, viszont lassabb)
>
> > Zoli
>