FPGA ket orajel asszinkron - megoldas

[Radó Zoltán]

Köszönöm a hozzászólásokat a témában.
Igazság szerint azért írtam nektek, mert azt hittem, hogy ahogy én csináltam
az úgy rossz... Lényegében ti is ugyanolyan megoldást tanácsoltatok. És
továbbra sem működött... Pedig már mindent átmahináltam 3x....

A probléma egy dualported ramnál keletkezett, aminek az egyik oldalát a
60MHz-s rész írta, a másik oldalát a 20MHz rész olvasta és írta is....
Alapesetben a 20MHz -es rész csak egy bizonyos ideig írta volna és amikor
már nem írta, akkor írhatta volna a 60MHz-es rész. De a 20MHz-s minden
órajelnél írt. Ezért 1perc 48 másodpercenként előfordult olyan, hogy a
lassabb rész beírása győzött (mert akkor nem is lett volna szabad írnia).

Szerintem nem sokat értettetek belőle, mert visszaolvasva egy kicsit
értelmetlen, de bonyolult...

Még egyszer köszönöm midenkinek...

Zoli