FPGA ket orajel asszinkron

[VF]

Thus spake Radó Zoltán:

> Adott egy Spartan2 FPGA. Két órajelem van. Az egyik 60MHz (a hitachi busz
> órajele), a másik egy 20MHz-es órajel. A kettõ nincs szinkronban. Kb. 1perc
> 50másodperc a teljes körülfordulási idejük. A probléma, hogy a lassabb
> részbõl adatot kellene átvennem a gyorsabb részbe. Hogy lehet ezt
> megoldani???

Nem bonyolult. Csinalsz valami kommunikacios protokollt, a sebesseget
pedig a lassabb orajel harmadanal kisebbre valasztod.
Majd a ket kulonbozo orajelrol mukodo szinkron logikaddal _ketszer_
mintavetelezed a kommunikacios vonalakat. Tehat ha egy orajelnel egy
ervenyes tranzakciot latsz, ezt megjegyzed, de csak akkor hajtod vegre,
ha a kovetkezo orajelnel is ugyanazt az allapotot latod.
Igy minden ciklus 2 orajel alatt fut le. Legrosszabb esetben az egesz
3 orajel ideig tarthat, ha pont az orajel utan kezdemenyezi a masik
oldal a tranzakciot.
 Lehet hogy van egyszerubb vagy gyorsabb megoldas is, de ez garantaltan
mukodik, en mar 4 eve hasznalom a cpld-s aramkoreimben.
Immunis a latch metastability-re is, stb...

> Zoli

-- 
Valenta Ferenc <vf at elte.hu>   Visit me at http://ludens.elte.hu/~vf/
" ... USE KOTEL ON KAMPO WITH NYAK"