Digi szkop + kijelzo

[Fuzesi Arnold]

2 db felvaltva mukodo ADC-vel az a gond, hogy az Sample/Hold aramkore nem
fogja birni a dolgot.
Szerintem...

Arnold
----- Original Message -----
From: VFX <info at vfx.hu>
To: <elektro at tesla.hu>
Sent: Friday, June 13, 2003 10:28 PM
Subject: Re: Digi szkop + kijelzo


> Hali!
>
>
> > > Nalam itt pihen 5db 200MHz Lattice CPLD es arra var, hogy szkop legyen
> > > belole, csakhat az ido...(Ha gondolod attervezheted 200MHz-esre, vagy
> > > valtott modban 400-asra :)
> >
> > Hu, az nagyon kiraly lenne. De trukkel ezekkel az eszkozokkel is meg
> > lehet csinalni. Kell 10db AD, kozottuk 1ns kesleltetesu muvonalak.
>
> A "valtott modot" igy kepzeltem csak 2db ADCvel, Ezeknek mar ugy is
> diff. orajel kell, igy polaritas cserevel 180 fokban csuszik az egyik
> ADC a masikhoz kepeset.
>
> > Brutal lenne, nem? :) 1GSPS, hazilag! Hatar a csillagos eg.
>
> Eddig jo :) Lelkesedes OK.
>
>
> > A 200MHz CPLD jol hangzik, de van benne PLL? 100MHz-et is nehez
> > eloallitani, kvarcot nem lehet kapni, ugyhogy nem hiszem hogy tudnam
> > hasznalni... DDS ic egyelore nem szerepel a terveimben :)
>
> Ebben a CPLDben nincs PLL, az egy masik lenne, de az "picit utosebb"
> peldany (CPLD tulajdonsagok FPGA tokban, szoval nem ide valo).
> Az SMD kft nel rendelheto 100MHz osszillator es kvarc is. Ha jol emlexem
> 155MHz-ig mehet. Amugy en a DDSben gondolkodom.
>
>
> > Van egy kis problema, a digitalis resz a jelre csak 10ns
bizonytalansaggal
> > tud rafogni. (Ez erinti az 1GSPS verziot is) Ezt mindenkepp meg kell
oldani
> > valahogy, kulonben meg a 10MHz-es jel is nagyon csunya lesz.
>
> 2db ADCvel mar csak 5ns, arrol nem is beszelve, hogy 200MSPS ADC eseten
> mar csak 2.5ns.
>
>
> > Eros a gyanum, hogy az ATmega128 gyenge lesz hozza... De sokkal jobbat
nem
> > tudok, mert 8 bites adatokkal kell dolgozni, egy 32bites proci csak
> > feleslegesen izzadna. Esetleg DSP? VFX mester ez a te asztalod :)
>
> Igazabol a kep kepzeshez nem kell MCU, mehet HWbol, csak olyan LCD kell
> amin nics semilyen vezerlo. DSP annyibol jo, hogy ledaralhatja a
> "kepsimitas" es egyebb SW trukkoket.
>
>
>
> >  Egy masik otlet: a master clock finom hangolasaval, kis PLL
trukkozessel
>
> ehhez nem ertek.
>
> >  A triggert is ugyesen kene csinalni. Az otlet: a CPLD logika ket
kulonbozo
> > tartomanyt mentene le RAM-ba, az egyiket csak trigger celbol vizsgalna a
>
> Csak egy RAm lenne abbol megy a triger es a kep is. Minek kellene 2 db
> gyors RAMot felpakolni. 133MHz-es SDRAM, az 64 bites, jo sok minta elfer
> egy beirasra es mivel mar a 128Mb/256Mb "fillerekert" van hat nem
> sporolunk vele...
>
>
> > Igy kis ugyesseggel megvalosithato minden szokasos trukk amit a kettos
> > idobazisu analog szkopok tudnak, sot a csak digitalis szkopok altal
> > ismert sequence mod is, amikor pl 256 egymas utani esemenyt lehet
vizsgalni.
>
> Ennel egy kicsit tobbet kellene.
>
>
>
> > Tegyuk fel hogy idaig megvan. Nehany gyakorlatibb problema :)
> > Az egyik verzio touchpaneles lcd-vel fog mukodni, azzal nincs gond.
>
> Ez a kedvencem :))
>
>
>
> > Osztot majd kuldetek ingyenes mintat a Vishay-tol ;)
>
> Remelem is :)
>
>
> > (Persze olyan kene amely kis modulka, elektronikusan vezerelheto,
nincsenek
> > rajta nagy tekerok)
>
> UDV. VFX.
> http://www.vfx.hu
>
> ---------------------------------------
> Legyszi ezentul az elektro at tesla.hu
> cimre kuldd a leveleket
>
>
>
>