Spartan, GCK

Andras Tantos andras_tantos at yahoo.com
Tue Dec 9 18:59:18 CET 2003


Hali!

> Van egy problemam: tovabbfejlesztettem egy FPGA-s nya'komat, es mivel
> elfogytak az I/O labak, kenytelen voltam egy bemenetet (nevezzuk X-nek) az
> egyik Global Clock labra kotni.
> Most ugy tunik, hogy ezt a bemenetet kozvetlenul nem tudom lekerdezni:
>
>  assign kimenet = (X) ? puffer : 32'bZ;
>
> Azaz ettol az X bemenettol fugg, hogy a kimenet nagy impedancias-e avagy
> nem, de az uj felallasban ez nem mukodik :(

Pedig ennek valahogy mennie kellene. Probald meg azt, hogy az X jelbe
beleraksz egy IBUF vagy IBUFG primitivet. Bar nem tudom, miert nem jon ra az
XST arra, hogy a labat nem clock-nak hasznalod...

> Probaltam olyat, hogy az X felfuto es lefuto elere 0 vagy 1 erteket adok
> egy regiszternek (nevezzuk R-nek), es aztan:
>
>  assign kimenet = (R) ? puffer : 32'bZ;
>
> Viszont ez sem mukodik, az ISE ugy kioptimalizalja, hogy eltunik a
> design-bol az X jel (mintha nem lenne hatasa), es hibauzenetet kapok, mert
> az ucf fajlban megis benne van az X.

Ez nem szabadna hogy mukodjon, az egy masik kerdes, hogy az XST hibat kene,
hogy jelezzen, es nem szimplan kiszedni az aramkort a tervbol. Egy orajelnek
vagy a fel-, vagy a lefuto elere lehet triggerelni egy regisztert, de
mindkettore nem.

> Hogy kell ezt csinalni? Altalaban hogy kell eljarni, ha egy FPGA-n belul
> tobb Global Clock-ot hasznalok, es ugyanazokhoz a regiszterekhez szeretnek
> hozzaferni egyszer az egyik, maskor a masik orajellel szinkronban?

Nagyon nehez megbizhatoan megcsinalni, a legegyszerubb valasz talan az, hogy
nem lehet. Ha FPGA-ba tervezel, gondolkozz aramkorokben, ne SW-ben. Hogy
epitened meg 74xx sorozatbol? Ha erre tudod a valaszt, meg fogod tudni
csinalni FPGA-ban is.

> Esetleg kenytelen vagyok a belso dual port ramot hasznalni?

???? Ezt csak te tudhatod. Mi a feladat? Amugy ket orajel-domain kozotti
adatkuldes nem egyszeru feladat. Eleg sok APP-note van errol a Xilinx
web-site-on, erdemes szetnezni. Esetleg kerdezz a comp.arch.fpga es/vagy
comp.arch.verilog news-group-okon. Sok Xilinx-os is van rajtuk (Peter Alfke
pl.) es segitokeszek.

Kulcsszavak:
- ujra szinkronozas
- gray-code
- FIFO
- meta-stability

Udv,
Tantos Andras



More information about the Elektro mailing list