FPGA kezdo lepesek

[VFX]

Hali!


> > Pl egy szamlalo igy fest ABELben:
> 
> > cnt.AR=!RESET;
> > cnt.CLK=MCLK;
> > cnt.D=cnt.Q+1;
> 
> Jol gondolom, hogy ez ele hianyzik meg valami ilyesmi:
> 
> [cnt15..cnt0] PIN istype 'reg'


Igen, ez kell ele. Pontosabban igy:
 [cnt15..cnt0] PIN istype 'reg'; cnt=[cnt15..cnt0];
igy a cnt egyszerre hivatkozik a 16 vezetekre.

 
> Ez az az eset amikor a szamlalo kimenetei a CPLD-nek is valodi labaira
> mennek ki?
> Mi van ha csak belul szandekozom hasznalni a szamlalo kimenetet?
> Vagy nagyon nem jol latom a helyzetet?

A helyzet meglatas jo :))
Ha kivul akarod hasznali, IO labken:

cnt15..cnt0 pin istype 'reg';

ha csak belso kotesnek akarod, akkor

cnt15..cnt0 node istype 'reg';


UDV. VFX.
http://www.vfx.hu